20译码器做全加器如何用用译码器,制作一个一位二进制全加器。

知识中心

您的位置：朵拉利品网 > 知识中心 > 20译码器做全加器如何用用译码器,制作一个一位二进制全加器。

2021-11-05 08:40:54 来源：朵拉利品网

1, 如何用用译码器,制作一个一位二进制全加器。

A,B,CI输入译码器的三个输入端
真值表如下
A B C F
0 0 0 0
0 0 1 1X
0 1 0 1X
0 1 1 0X
1 0 0 1
1 0 1 0
1 1 0 0
1 1 1 1X
解释下真值表：输出F是0的话加个非门，然后把八个输出来一个大或门，或出来的就是D
带X的几个，输入端用与门与起来，注意在输入端，意思你懂不，就是0加非门然后1直接与，三个输入与起来，一共有4组，把这四组或起来，就是你的Co。有问题请追问

2, 用选择器或译码器设计一个全加器,

LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY addr1 IS
/*********************************************/
PORT(x,y, cin: IN STD_LOGIC;
sum,count : OUT STD_LOGIC );
END addr1;
/*********************************************/
ARCHITECTURE dataflow OF addr1 IS
BEGIN
sum count END dataflow;
/**********************************************/
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
/*********************************************/
ENTITY addr8 IS
PORT (a,b:IN std_logic_vector(0 to 7);
cin: IN std_logic;
s: OUT std_logic_vector(0 to 7);
co:OUT std_logic);
END addr8;
/*********************************************/
ARCHITECTURE full OF addr8 IS
COMPONENT addr1
PORT(x,y,cin:IN STD_LOGIC;
sum,count:OUT STD_LOGIC);
End COMPONENT;
SIGNAL c: std_logic_vector(1 to 7);
begin
u0:addr1 PORT MAP (a(0),b(0),cin ,s(0),c(1));
u1:addr1 PORT MAP (a(1),b(1),c(1),s(1),c(2));
u2:addr1 PORT MAP (a(2),b(2),c(2),s(2),c(3));
u3:addr1 PORT MAP (a(3),b(3),c(3),s(3),c(4));
u4:addr1 PORT MAP (a(3),b(4),c(4),s(4),c(5));
u5:addr1 PORT MAP (a(3),b(5),c(5),s(5),c(6));
u6:addr1 PORT MAP (a(3),b(6),c(6),s(6),c(7));
u7:addr1 PORT MAP (a(3),b(7),c(7),s(7),co);
end full;

名词解释

01

《01》是歌手孔令奇发行2002年4月18日专辑名称，共收录13首歌曲。