74HC595 74HC595芯片功能和引脚图功能详细介绍

知识中心

您的位置：朵拉利品网 > 知识中心 > 74HC595 74HC595芯片功能和引脚图功能详细介绍

2020-10-30 05:42:59 来源：朵拉利品网

1, 74HC595芯片功能和引脚图功能详细介绍

74HC595
74HC595是硅结构的CMOS器件，兼容低电压TTL电路，遵守JEDEC标准。 74HC595是具有8位移位寄存器和一个存储器，三态输出功能。移位寄存器和存储器是分别的时钟。数据在SHcp的上升沿输入，在STcp的上升沿进入到存储寄存器中去。如果两个时钟连在一起，则移位寄存器总是比存储寄存器早一个脉冲。移位寄存器有一个串行移位输入（Ds），和一个串行输出（Q7"），和一个异步的低电平复位，存储寄存器有一个并行8位的，具备三态的总线输出，当使能OE时（为低电平），存储寄存器的数据输出到总线。
8位串行输入/输出或者并行输出移位寄存器，具有高阻关断状态。三态。
编辑本段特点
8位串行输入 /8位串行或并行输出存储状态寄存器，三种状态
输出寄存器可以直接清除 100MHz的移位频率
编辑本段输出能力
并行输出，总线驱动；串行输出；标准中等规模集成电路
595移位寄存器有一个串行移位输入（Ds），和一个串行输出（Q7"），和一个异步的低电平复位，存储寄存器有一个并行8位的，具备三态的总线输出，当使能OE时（为低电平），存储寄存器的数据输出到总线。
参考数据
Cpd决定动态的能耗，
Pd=Cpd*VCC*f1+∑（CL*VCC^2*f0）
F1=输入频率，CL=输出电容 f0=输出频率（MHz） Vcc=电源电压
编辑本段引脚说明
符号引脚描述
Q0…Q7 第15脚， 1, 7 并行数据输出
GND 第8脚地
Q7" 第9脚串行数据输出
MR 第10脚主复位（低电平）
SHCP 第11脚移位寄存器时钟输入
STCP 第12脚存储寄存器时钟输入
OE 第13脚输出有效（低电平）
DS 第14脚串行数据输入
VCC 第16脚电源
编辑本段功能表
输入输出功能
SHCP STCP OE MR DS Q7" Qn
* * L ↓ * L NC MR为低电平时仅仅影响移位寄存器
* ↑ L L * L L 空移位寄存器到输出寄存器
* * H L * L Z 清空移位寄存器，并行输出为高阻状态
↑ * L H H Q6 NC 逻辑高电平移入移位寄存器状态0，包含所有的移位寄存器状态移入，例如，以前的状态6（内部Q6”）出现在串行输出位。
* ↑ L H * NC Qn" 移位寄存器的内容到达保持寄存器并从并口输出
↑ ↑ L H * Q6" Qn" 移位寄存器内容移入，先前的移位寄存器的内容到达保持寄存器并出。
编辑本段注释
H=高电平状态
L=低电平状态
↑=上升沿
↓=下降沿
Z=高阻
NC=无变化
*=无效
当MR为高电平，OE为低电平时，数据在SHCP上升沿进入移位寄存器，在STCP上升沿输出到并行端口。
编辑本段程序样例
void HC595_senddata(unsigned char dat)
{
unsigned char i;
for(i=0;i<8;i++) //发送一个八位数据
{
if((dat=dat<<i)&0x80==0)MOSIO=0； //第i位为0时，MOSIO发送0;
else MOSIO=1； //否则发送1;
SH_CLK=0; //SH_CLK的上升沿，将数据送进移位寄存器；
NOP();
NOP();
SH_CLK=1;
}
ST_CLK=0; //ST_CLK的上升沿，将数据由移位寄存器送到存储寄存器
NOP（)； //并输出到Q0—Q7并口
NOP();
ST_CLK=1;
}
大致上就是这样子，把MOSIO输入的串行数据，转换到Q0—Q7的并行输出，我用的595芯片，输出是反向的，即是输入1时，输出为0
开放分类：

2, 74hc595是干什么的

74HC595是硅结构的CMOS器件，兼容低电压TTL电路，遵守JEDEC标准。 74HC595是具有8位移位寄存器和一个存储器，三态输出功能。移位寄存器和存储器是分别的时钟。数据在SCHcp的上升沿输入，在STcp的上升沿进入的存储寄存器中去。如果两个时钟连在一起，则移位寄存器总是比存储寄存器早一个脉冲。移位寄存器有一个串行移位输入（Ds），和一个串行输出（Q7"），和一个异步的低电平复位，存储寄存器有一个并行8位的，具备三态的总线输出，当使能OE时（为低电平），存储寄存器的数据输出到总线。
8位串行输入/输出或者并行输出移位寄存器，具有高阻关断状态。三态。
[编辑本段]特点
8位串行输入 /8位串行或并行输出存储状态寄存器，三种状态
输出寄存器可以直接清除 100MHz的移位频率
[编辑本段]输出能力
并行输出，总线驱动；串行输出；标准中等规模集成电路
595移位寄存器有一个串行移位输入（Ds），和一个串行输出（Q7"），和一个异步的低电平复位，存储寄存器有一个并行8位的，具备三态的总线输出，当使能OE时（为低电平），存储寄存器的数据输出到总线。
[编辑本段]参考数据
CPD决定动态的能耗，
PD=CPD*VCC*f1+∑（CL*VCC2*f0）
F1=输入频率，CL=输出电容 f0=输出频率（MHz） Vcc=电源电压
[编辑本段]引脚说明
符号引脚描述
Q0…Q7 15, 1, 7 并行数据输出
GND 8 地
Q7" 9 串行数据输出
MR 10 主复位（低电平）
SHCP 11 移位寄存器时钟输入
STCP 12 存储寄存器时钟输入
OE 13 输出有效（低电平）
DS 14 串行数据输入
VCC 16 电源
[编辑本段]功能表
输入输出功能
SHCP STCP OE MR DS Q7" Qn
* * L ↓ * L NC MR为低电平时仅仅影响移位寄存器
* ↑ L L * L L 空移位寄存器到输出寄存器
* * H L * L Z 清空移位寄存器，并行输出为高阻状态
↑ * L H H Q6 NC 逻辑高电平移入移位寄存器状态0，包含所有的移位寄存器状态移入，例如，以前的状态6（内部Q6”）出现在串行输出位。
* ↑ L H * NC Qn" 移位寄存器的内容到达保持寄存器并从并口输出
↑ ↑ L H * Q6"Qn" 移位寄存器内容移入，先前的移位寄存器的内容到达保持寄存器并出。
[编辑本段]注释
H=高电平状态
L=低电平状态
↑=上升沿
↓=下降沿
Z=高阻
NC=无变化
*=无效
当MR为高电平，OE为低电平时，数据在SHCP上升沿进入移位寄存器，在STCP上升沿输出到并行端口。

名词解释

寄存器

寄存器（英语：Register）是中央处理器内的组成部分，是有限存贮容量的高速存贮部件，可用来暂存指令、数据和地址。在集成电路设计中，寄存器可分为电路内部使用的寄存器和充当内外部接口的寄存器这两类。在计算机领域，寄存器是CPU内部的元件，包括通用寄存器、专用寄存器和控制寄存器。在中央处理器的控制部件中，包含的寄存器有指令寄存器(IR)和程序计数器(PC)。在中央处理器的算术及逻辑部件中，寄存器有累加器(ACC)。

输出

在游戏队伍中负责对怪物或者玩家造成伤害的角色分工

移位

遣词造句的一种方法。指为了突出和强调某个意思，移位打破常规移动句子成分的位置，使表达的效果更好。

1, 74HC595芯片功能和引脚图功能详细介绍

2, 74hc595是干什么的

名词解释

寄存器

输出

移位

相关推荐